Pierfrancesco Foglia

Posizione attuale
dal 1/01/2004 Ricercatore Universitario, settore ING-INF05, Dip di Ing. dell’Informazione - Univ. di Pisa (conf dal 1/1/2007)
Formazione
2000 Dottore di Ricerca in Ingegneria Elettronica, Informatica e delle Telecomunicazioni. Tesi: Valutazione delle Prestazioni di Sistemi Multiprocessore con Carichi General Purpose e Commerciali.


Attivita didattica:
Codocente Industrial Application, Laurea Magistrale in Embedded Computing Systems, dal 2012
Informatica, Laurea Triennale in Ingegneria Gestionale, dal 2005
Informatica Industriale, Laurea Specialistica in Ing. Informatica, dal 2005 al 2011.

Progetti di ricerca più recenti
2011-2012 SMALL-DCS.
2010-2011 DVD.
2010-2012 Metodologie di Progetto per sistemi ad alte prestazioni per applicazioni scientifiche e multimediali (PRIN). Vice responsabile scientifico.
2009-2010 NURBS.
2007-2008 Ottimizzazione di Codici EM in architetture IA32-64.
2007-2008 EASYPLC.
2006 RTPLC.
2005-2010 SARC: Scalable Architectures. EU FP6 - FET
2004-2008 HIPEAC. EU FP6 NoE

Attività di revisione di progetti
2012 EU Full Proposal EU-FP7-ICT FET-OPEN
2004- 2008 HIPEAC SC Member. revisione di cluster proposal nei settori delle architetture per sistemi embedded ad alte prestazioni e sistemi riconfigurabili.

Attività Organizzativa
General Chair: HIPEAC 2010 Conference, Pisa, January 2010
Editore di Proceedings: P. Foglia et al, Proc. of the ACM MEDEA Workshop, 2009, 08, 07, 06, 05, 04, 03, 02
Curatore/Guest Editor di Numeri Speciali di Riviste:
HIPEAC2010, Pisa, Italy, January 2010. Proceedings.
S. Bartolini, P. Foglia, Special Issue on Memory Performances, Transactions on HIPEAC, Vol. 3(2), 2008
P. Foglia et al, Special Issue: ACM SIGARCH Computer Architecture News, Vol. 35(4), Vol. 34(1), Vol. 33(3) Vol. 32(3), Vol. 31(1).
P. Foglia et al., Special Issue: Embedded Processors and Systems - Architectural Issues and Solutions for Emerging Applications, Journal of Embedded Computing, Vol. 2(1), 2006.
Membro del comitato organizzatore
ACM MEDEA Workshop: 2009, 08, 07, 06, 05, 04, 03, 02
Membro del Comitato di Programma (PC Member):
IPDPS 2013, DSD2013, 12, 11, 10, ARCS2011, 10, SAC2012, 11, 10, 09, 08, 07, 06, 05, 04, 03, IPDPS 2008, ALPS 2007, CF06, SCOPES2005, ESA-05, HIPEAC 2005
Seminari
P. Foglia, “Way Adaptable D-Nuca Cache”. UT at Austin, TX, 21 Settembre 2006.
P. Foglia, “Models of Computation in the Design of Business/E-Commerce Applications”. Infofest’99, Budva, Montenegro, September 1999.
Pubblicazioni: http://arp.unipi.it/listedoc.php?ide=080066&ord=C
Altre attività
•Relatore di oltre 50 tesi di Laurea Specialistica
• Advisor di 5 PHD
• Membro comm. giudicatrice valutazione comparativa Ricercatore a Tempo Determinato Facoltà di Ingegneria - Università di Siena, Ottobre 2011.
• Membro comm. giudicatrice conferimento titolo di Dottore di Ricerca. Università di Siena, Settembre 2009.
• Membro comm. giudicatrice conferimento del titolo di Dottore di Ricerca. Universidad Politecnica De Valencia, Spain, June 2009
• Membro Comm. Giudicatrice Valutazione Comparativa a N. 1 posto di Ricercatore Universitario SSD ING-INF/05 presso la Facoltà di Ingegneria - Università di Catania, Giugno 2008
• Membro Comm. d’esame per il conseguimento del titolo di Dottore di Ricerca in Ingegneria Informatica presso Facoltà di Ingegneria - Università di Siena, Giugno 2008
• Dal 2006, membro Comm. Giudicatrice per l’attribuzione di vari Assegni di Ricerca e Borse di Studio presso il Dip. di Ing. dell’Informazione - Università di Pisa
• Dal 2006, Membro della Giunta del Dip. di Ing. dell’Informazione - Università di Pisa